Titlebook: GI — 18. Jahrestagung II; Vernetzte und komple Rüdiger Valk Conference proceedings 1988 Springer-Verlag Berlin Heidelberg 1988 Augmented Re

延期

https://doi.org/10.1007/978-3-322-98606-1In dem folgenden Artikel stellen wir einen Algorithmus für die Berechnung des Gleitkomma-Skalarprodukts mit optimaler Genauigkeit vor. Wir geben für diesen Algorithmus eine Umsetzung in ein Layout für einen VLSI-Chip an und diskutieren die wichtigsten Layoutkomponenten. Der VLSI-Chip berechnet das Skalarprodukt von . Gleitkommazahlen in Zeit O(.).

Obloquy

craving

CANT

Soliloquy

Entwurf einer integrierten Schaltung zur Beschleunigung von Koordinatentransformationen mit einem Siforderlichen kurzen Reaktionszeiten zu erreichen. Wichtige Schwerpunkte unserer Arbeit sind in diesem Zusammenhang die Entwicklung einer geeigneten Architektur für die Realisierung der Algorithmen und die Integration der entwickelten Schaltungen als Coprozessor in ein bestehendes Rechnersystem. In d

羅盤

Entwurf eines systolischen Arrays in Wafer Scale Technik für die digitale Signalverarbeitungn, das in Wafer Scale Technik gefertigt wird. Ein Knotenprozessor enth?lt sechs ein-Bit Register, eine ein-Bit ALU und 128 Bits RAM. Zur Erzielung von Defekttoleranz wird eine zweistufige Hierarchie mit unterschiedlichen Rekonfigurierungskonzepten verwendet. Anwendungen eines solchen SIMD-Arrays erg

Adenocarcinoma

Produktionstest synchroner Schaltwerke auf der Basis von Pipelinestrukturenstiger Teststrategien, die auf spezielle Problemstellungen abgestimmt werden. Im Rahmen dieses Beitrages wird aufgezeigt, wie durch den Einsatz eines unvollst?ndigen Prüfpfades die Testmusterbestimmung nicht für ein beliebiges synchrones Schaltwerk durchzuführen ist, sondern auf den einfacheren Test

獨(dú)特性

Entwurf von Testarchitekturen für VLSI-Bausteineestbarer Module. Testarchitekturen liefern Modelle für eine automatische Testvorbereitung. Im vorliegenden Aufsatz wird eine neue Strategie für den Entwurf von Testarchitekturen und ein konzeptioneller Ansatz für eine darauf abgestimmte Testvorbereitung vorgestellt.

Cleave

Torrid

Ein Ansatz zur hierarchischen Testvorbereitung für sequentielle Schaltungenbungsniveau auf, das der Gatterebene entspricht. In dieser Arbeit wird ein Algorithmus zum Testdatentransport auf Abstraktionsebenen oberhalb der Gatterebene vorgestellt. An einem Beispiel wird demonstriert, wie der Algorithmus im Rahmen einer hierarchischen Testvorbereitung für sequentielle Schaltu