標題: Titlebook: Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93; München, 18.–19.Okto Peter Paul Spies Conference proceedings [打印本頁] 作者: 帳簿 時間: 2025-3-21 18:04
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93影響因子(影響力)
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93影響因子(影響力)學科排名
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93網絡公開度
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93網絡公開度學科排名
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93被引頻次
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93被引頻次學科排名
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93年度引用
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93年度引用學科排名
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93讀者反饋
書目名稱Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93讀者反饋學科排名
作者: 業(yè)余愛好者 時間: 2025-3-21 23:45
Malte Constantin Dreher,Henning V?pelation mit Host-Workstation und spezialisierten Ein-/Ausgabeeinheiten (z.B. frame grabber) wird von Controller und Data Unit über den VME-Bus abgewickelt (Data und Control Unit wurden in Kooperation mit Prof. M?nner, Universit?t Mannheim, entwickelt)..SYNAPSE1-1 wird vervollst?ndigt durch mehrere Fir作者: Consensus 時間: 2025-3-22 03:58 作者: HALO 時間: 2025-3-22 05:05 作者: Ligament 時間: 2025-3-22 11:58 作者: 歡笑 時間: 2025-3-22 16:47 作者: 歡笑 時間: 2025-3-22 20:20
Multiprozessor- und Speicher-Architektur des Neurocomputer SYNAPSE-1ation mit Host-Workstation und spezialisierten Ein-/Ausgabeeinheiten (z.B. frame grabber) wird von Controller und Data Unit über den VME-Bus abgewickelt (Data und Control Unit wurden in Kooperation mit Prof. M?nner, Universit?t Mannheim, entwickelt)..SYNAPSE1-1 wird vervollst?ndigt durch mehrere Fir作者: minimal 時間: 2025-3-22 23:17 作者: 運動的我 時間: 2025-3-23 03:26
NERVES and ELENA : the Basic Research on Artificial Neural Networks in Europeheoretical studies on evolutive algorithms and relations with statistics, development of a graphical software environment and of test databases, and definition of VLSI architecture and analog/digital chips for evolutive neural networks. Conclusions of the NERVES project and preliminary results of th作者: 不怕任性 時間: 2025-3-23 09:19 作者: MODE 時間: 2025-3-23 12:59
Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93München, 18.–19.Okto作者: 禁止 時間: 2025-3-23 15:24
Strukturen zukünftiger kommerzieller HochleistungsrechensystemeSystemarchitekturen und -Strukturen..Die grundlegenden Aspekte der Parallelverarbeitung und die Pro’s und Con’s verfügbarer Kopplungsmechanismen werden verglichen, was zu der gew?hlten Synthese zwischen den Schemata führt.作者: BILK 時間: 2025-3-23 18:13 作者: FUSC 時間: 2025-3-23 22:36
Grundlagen und Stand der Technik,— the Paragon XP/S capable of performing up to 300 GFLOPS. Based on the Touchstone experiences, a new research and development program at Intel is on the way for approx. one year now to develop parallel supercomputer technologies required for TeraFLOPS computers. This paper gives an overview of the goals and the research activities of the ..作者: 連鎖,連串 時間: 2025-3-24 05:02 作者: 頌揚本人 時間: 2025-3-24 07:05 作者: motivate 時間: 2025-3-24 12:38
https://doi.org/10.1007/978-981-97-6117-3on of neural and rule-based components in a prototypical hybrid system, (ii) developing new designs for special hardware for parallel processing in all components of the system, (iii) building an application-oriented information retrieval system based on the PAN architecture.作者: DAMP 時間: 2025-3-24 15:31
How Technology Replaces Territory,ministrator’s life easier. The resulted SPOOL V4/Xprint system is running successfully on multiple UNIX platforms, supporting all usual types of printers, emulations and attachments. Further advanced extensions are under the way.作者: 記憶 時間: 2025-3-24 22:15 作者: 急急忙忙 時間: 2025-3-25 02:21 作者: Outspoken 時間: 2025-3-25 05:42
Simulation Neuronaler Netze auf SIMD- und MIMD-Parallelrechnerntztopologie sehr hohe Leistungsdaten: unsere H?chstwerte liegen bei 348 MCPS und 129 MCUPS für Backpropagation auf der MasPar MP-1. Auf einer MasPar MP-2 mit ebenfalls 16384 Prozessoren konnten 972 MCPS und 360 MCUPS gemessen werden.作者: 金哥占卜者 時間: 2025-3-25 10:41 作者: 搖曳的微光 時間: 2025-3-25 15:15 作者: 相容 時間: 2025-3-25 16:42
Eine neue HW-Architektur für BS2000-Systemef. Die integrierten 3,5″ Festplatten haben im Vollausbau eine Kapazit?t von 95 GByte. Durch modernste CMOS-Technologie kann die BS2000-CPU in 3 ASIC’s realisiert werden (Hauptprozessor + 2 Co-prozessoren). Im Detail werden erlautert:作者: 敲詐 時間: 2025-3-25 22:35
Replication Algorithms for Highly-Available Systemsns under which the two schemes are applicable and describes an algorithm from each class. It also compares the performance of the algorithms and identifies the situations in which one is superior to the other.作者: 臨時抱佛腳 時間: 2025-3-26 03:50
Digital Resilience Facilitators (DRFs),Systemarchitekturen und -Strukturen..Die grundlegenden Aspekte der Parallelverarbeitung und die Pro’s und Con’s verfügbarer Kopplungsmechanismen werden verglichen, was zu der gew?hlten Synthese zwischen den Schemata führt.作者: GRAZE 時間: 2025-3-26 07:21 作者: TRUST 時間: 2025-3-26 11:25
https://doi.org/10.1007/978-3-658-45478-4 net of workstations similar to a conventional multiprocessor system. Apart from the user interface the paper also describes the implementation of the programming environment and the adaptation of the tool environment for workstation based message-passing systems.作者: 得罪人 時間: 2025-3-26 16:37 作者: 獨白 時間: 2025-3-26 17:11
,Introduction: ‘It’s…Changed Everything’,mented on an INFOS NotePad 386-SX pen-computer and on the associative processor AM. developed within the PROMETHEUS project at the Department for Technical Computer Sciences at J.W.Goethe-University. The acceleration of the recognition mechanism by using the associative type of parallelism will be shown.作者: organism 時間: 2025-3-26 23:30 作者: EPT 時間: 2025-3-27 03:36
XCS Cross Coupled System Die Basis für verteilte Anwendungssysteme im BS2000abei sind zu unterscheiden: der Ausfall eines Servers in der Anwendungsebene, der Prozessorausfall und der Verbindungsausfall. Die im XCS realisierten Prinzipien und Algorithmen der Ausfallerkennung werden diskutiert.作者: 遺產 時間: 2025-3-27 05:59
An Object-Oriented Character Recognition Enginemented on an INFOS NotePad 386-SX pen-computer and on the associative processor AM. developed within the PROMETHEUS project at the Department for Technical Computer Sciences at J.W.Goethe-University. The acceleration of the recognition mechanism by using the associative type of parallelism will be shown.作者: moratorium 時間: 2025-3-27 11:39
https://doi.org/10.1007/978-3-031-58983-6f. Die integrierten 3,5″ Festplatten haben im Vollausbau eine Kapazit?t von 95 GByte. Durch modernste CMOS-Technologie kann die BS2000-CPU in 3 ASIC’s realisiert werden (Hauptprozessor + 2 Co-prozessoren). Im Detail werden erlautert:作者: 仲裁者 時間: 2025-3-27 16:29 作者: Crater 時間: 2025-3-27 18:53
Informatik aktuellhttp://image.papertrans.cn/e/image/317119.jpg作者: 沉默 時間: 2025-3-28 00:27 作者: Cholecystokinin 時間: 2025-3-28 04:08
Digital Resilience Facilitators (DRFs),kommerziellen Transaktionsverarbeitung untersucht. Grundlegende Aspekte von Kosten und Leistung der Technologie von Gro?systemen werden betrachtet, und Trends werden verglichen mit denen von Preis/Leistungsoptimierten Mikrosystemtechnologien. Die Implikationen dieses Vergleichs führen zu parallelen 作者: 高興一回 時間: 2025-3-28 06:54
https://doi.org/10.1007/978-3-658-45478-4ems. But these systems are often very expensive and difficult to maintain. Typical environments in companies and universities offer the programmer a local area network of dozens of workstations. Together they offer a computational power which is comparable to currently available supercomputer and mu作者: Matrimony 時間: 2025-3-28 12:58
Grundlagen und Stand der Technik, lies in parallel multi-computers that exploit advances in microprocessor technology. The ., a joint effort by Intel and the U.S. Advanced Research Projects Agency (ARPA), has led already to the development of one of the world’s fastest supercomputers — a mesh-interconnected distributed memory machi作者: myocardium 時間: 2025-3-28 14:49
Samenhangende digitale oplossingendes PIPELINEBUS als Verbindungssystem des SUPRENUM-Rechners dargestellt. Die effektiven ?Startzeiten“ der einzelnen übertragungsoperationen erwiesen sich als sehr hoch. Verbesserungen an verschiedenen Ebenen des übertragungsprotokolls wurden vorgeschlagen und durch Simulationen sowie Analysen bewert作者: seduce 時間: 2025-3-28 19:01 作者: DEBT 時間: 2025-3-29 01:19 作者: 油氈 時間: 2025-3-29 06:01
Kompetenzmodelle: Was wird gemessen?,Ziele werden durch den Rechnerverbund XCS erreicht: erstens wird eine erh?hte Verfügbarkeit des Gesamtsystems erzielt und zweitens eine Plattform geboten, die insbesondere durch Realisierung eines DB-Sharing-Konzepts Leistungssteigerungen im Datenbankbetrieb erlaubt..Zur Koordination konkurrierender作者: verdict 時間: 2025-3-29 08:42
https://doi.org/10.1007/978-981-97-2498-7e .. A VLSI custom chip containing 2 × 2 PEs was built. The machine is designed to sustain sufficient instruction and data flows to keep a utilization rate close to 100%. Finally, this computer is intended to be inserted in a network of heterogeneous nodes.作者: STENT 時間: 2025-3-29 12:03 作者: MEEK 時間: 2025-3-29 18:06
https://doi.org/10.1007/978-3-658-46263-5d die Topologie eines Netzes spezifiziert, das dann sequentiell oder parallel ausgeführt werden kann. Bei der Verteilung der Last auf die verfügbare Hardware werden Restriktionen berücksichtigt, die sich aus der Rechnerarchtektur und dem zugrundeliegenden neuronalen Netzwerkmodell ergeben. Es wird b作者: 破裂 時間: 2025-3-29 21:13
Malte Constantin Dreher,Henning V?pelocomputer SYNAPSE-1 gebaut. SYNAPSE-1 bezieht seine Leistungsfahigkeit (peak performance 5,1 · 10. Verbindungen bzw. Multiplikationen und Additionen pro Sekunde) aus einer skalierbaren Multi-Prozessor- und -Speicherarchitektur und aus dem selbst entwickelten Neuro-Signalprozessor MA16 (full custom V作者: abduction 時間: 2025-3-29 23:56 作者: 緩和 時間: 2025-3-30 07:40 作者: 思想靈活 時間: 2025-3-30 11:06
https://doi.org/10.1007/978-981-97-6671-0ic research exists, i.e. for research on learning algorithms, possibilities for specialized hardware, for interfaces between the world of conventional computers and neural networks, and especially for objective comparative studies between neural and classical methods..These are roughly the aims of t作者: GUEER 時間: 2025-3-30 13:14
Ayse Nuray Karanci,G?zde Ikizer,Canay Do?ulultimedia kiosks, computer based training), however, most of them are restricted to local use. A full exploitation of the excellent capabilities multimedia offers for communication and cooperation will depend on the availability of efficient and integrated methods for exchanging multimedia informatio作者: 發(fā)展 時間: 2025-3-30 19:29 作者: microscopic 時間: 2025-3-30 20:48
How Technology Replaces Territory,object-oriented model, high consistency is brought between the user and administrator functions. New concepts are introduced, such as the Printer Capability List object, describing in a flexible and affordable fashion the characteristics of a printer type. Filters customising the functionality can b作者: 樹上結蜜糖 時間: 2025-3-31 02:53
Dynamical System Interaction Theory,d in causal order; updates that are not causally related may be performed in different orders at different replicas. This paper discusses the conditions under which the two schemes are applicable and describes an algorithm from each class. It also compares the performance of the algorithms and ident作者: vascular 時間: 2025-3-31 07:58
978-3-540-57315-9Springer-Verlag Berlin Heidelberg 1993作者: Lacerate 時間: 2025-3-31 11:34
Europ?ischer Informatik Kongre? Architektur von Rechensystemen Euro-ARCH ’93978-3-642-78565-8Series ISSN 1431-472X Series E-ISSN 2628-8958 作者: 輕快帶來危險 時間: 2025-3-31 16:48
1431-472X Overview: 978-3-540-57315-9978-3-642-78565-8Series ISSN 1431-472X Series E-ISSN 2628-8958 作者: 感情 時間: 2025-3-31 20:20 作者: PET-scan 時間: 2025-4-1 00:59
MANTRA I: An SIMD Processor Array for Neural Computatione .. A VLSI custom chip containing 2 × 2 PEs was built. The machine is designed to sustain sufficient instruction and data flows to keep a utilization rate close to 100%. Finally, this computer is intended to be inserted in a network of heterogeneous nodes.作者: NAIVE 時間: 2025-4-1 03:51 作者: 加花粗鄙人 時間: 2025-4-1 09:42
MMK/X — Using a Network of Workstations as a Supercomputerems. But these systems are often very expensive and difficult to maintain. Typical environments in companies and universities offer the programmer a local area network of dozens of workstations. Together they offer a computational power which is comparable to currently available supercomputer and mu作者: Bravura 時間: 2025-4-1 12:50 作者: 善辯 時間: 2025-4-1 17:50
