標(biāo)題: Titlebook: CAD-Entwurfskontrolle in der Mikroelektronik; Mit einer Einführung Wolfgang Nebel Textbook 1985 Springer Fachmedien Wiesbaden 1985 Algorith [打印本頁(yè)] 作者: audiogram 時(shí)間: 2025-3-21 19:05
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik影響因子(影響力)
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik影響因子(影響力)學(xué)科排名
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik網(wǎng)絡(luò)公開度
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik網(wǎng)絡(luò)公開度學(xué)科排名
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik被引頻次
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik被引頻次學(xué)科排名
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik年度引用
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik年度引用學(xué)科排名
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik讀者反饋
書目名稱CAD-Entwurfskontrolle in der Mikroelektronik讀者反饋學(xué)科排名
作者: Feature 時(shí)間: 2025-3-21 22:08
Overview: 978-3-519-02476-7978-3-322-94653-9作者: 匍匐 時(shí)間: 2025-3-22 02:26 作者: 裹住 時(shí)間: 2025-3-22 06:22 作者: 幼兒 時(shí)間: 2025-3-22 11:30
für Strukturen auf verschiedenen Maskenebenen. Technologische Unzul?glichkeiten sind z.B. unexakte Justage der Masken, Gefahr des Kurzschlusses bei nebeneinanderliegenden Leitungen oder die Gefahr der Unterbrechung von schmalen Leiterbahnen. Der Halbleiterhersteller ermittelt durch Versuche die jewe作者: 重畫只能放棄 時(shí)間: 2025-3-22 16:58
erten halbleiterphysikalischen Vorg?nge innerhalb der Transistoren ist eine solche Simulation jedoch sehr rechenintensiv. Somit ist eine Simulation auf Schaltkreisebene für Schaltungen mit mehr als ca. 30 Transistoren nicht mit vertretbarem Rechenaufwand m?glich. Durch Erzeugung einer Logikbeschreib作者: 重畫只能放棄 時(shí)間: 2025-3-22 17:42 作者: Counteract 時(shí)間: 2025-3-22 23:22
oll-Beschreibung einer Schaltung auf einer bestimmten Betrachtungsebene existiert und aus der n?chstniedrigen Betrachtungsebene eine Ist-Beschreibung extrahiert wurde. Die Schaltungen bestehen in den Betrachtungsebenen Schaltkreisebene bis RT-Ebene aus Schaltungselementen und Knoten. Die Schaltungse作者: PANT 時(shí)間: 2025-3-23 05:20 作者: 輕推 時(shí)間: 2025-3-23 08:47 作者: Armory 時(shí)間: 2025-3-23 12:49 作者: Synapse 時(shí)間: 2025-3-23 16:17
Mit dem Schlagwort “Mikroelektronik” werden gegenw?rtig zwei Tendenzen umschrieben:作者: 放逐某人 時(shí)間: 2025-3-23 20:34
In der NMOS-Schaltungstechnik werden verschiedene Arten von Bauelementen verwendet:作者: Jubilation 時(shí)間: 2025-3-24 01:40
Der Begriff “Extraktion” kann im Umfeld des VLSI-Entwurfs verschiedene Bedeutungen haben.作者: 檔案 時(shí)間: 2025-3-24 06:24
,Einführung,Mit dem Schlagwort “Mikroelektronik” werden gegenw?rtig zwei Tendenzen umschrieben:作者: 配置 時(shí)間: 2025-3-24 06:54
NMOS Schaltungstechnik,In der NMOS-Schaltungstechnik werden verschiedene Arten von Bauelementen verwendet:作者: SPALL 時(shí)間: 2025-3-24 11:11 作者: 賭博 時(shí)間: 2025-3-24 17:53 作者: 故意釣到白楊 時(shí)間: 2025-3-24 21:35
Topographische Layoutkontrolle,für Strukturen auf verschiedenen Maskenebenen. Technologische Unzul?glichkeiten sind z.B. unexakte Justage der Masken, Gefahr des Kurzschlusses bei nebeneinanderliegenden Leitungen oder die Gefahr der Unterbrechung von schmalen Leiterbahnen. Der Halbleiterhersteller ermittelt durch Versuche die jewe作者: neuron 時(shí)間: 2025-3-25 00:10 作者: BANAL 時(shí)間: 2025-3-25 05:10
RT-Extraktion,e wird die Schaltung zunehmend verfeinert und eine hierarchische Struktur der Schaltung entwickelt, deren Verhalten simuliert werden kann. Diese Hierarchie kann mit den sp?ter entstehenden Logik-, Schaltkreis- und Layout-Hierarchien übereinstimmen.作者: orthopedist 時(shí)間: 2025-3-25 09:34 作者: Amorous 時(shí)間: 2025-3-25 15:44
upassen, sind z. Zt. internationale Standardisierungsbemühungen zu beobachten. Insbesondere setzt sich die Hardware-Beschreibungssprache VHDL /10/ und das Austauschformat EDIF /11/ als IEEE-Standard durch.作者: Dungeon 時(shí)間: 2025-3-25 17:10 作者: cortisol 時(shí)間: 2025-3-25 21:15 作者: LVAD360 時(shí)間: 2025-3-26 02:10
, da? für den Vergleich auf allen drei Ebenen das gleiche Verfahren angewendet werden kann, da? jedoch jeweils andere Typen von Elementen eingeführt werden müssen. Eine solche Vernetzung der Elemente l??t sich als Graph darstellen (Bild 7.1).作者: Substance-Abuse 時(shí)間: 2025-3-26 06:06 作者: 套索 時(shí)間: 2025-3-26 09:49 作者: 凝視 時(shí)間: 2025-3-26 16:23
Topographische Layoutkontrolle,iligen Mindestdimensionen der verschiedenen Strukturen für seinen Proze? und erstellt hieraus einen Design-Rule-Satz (Bild 2.22). In letzter Zeit setzen sich in verst?rktem Ma?e gerasterte Design-Rules durch /9/. Bei diesen Design-Rules werden alle Dimensionen als Vielfache des Toleranzma?es Lambda einer Proze?linie angegeben.作者: gratify 時(shí)間: 2025-3-26 17:41
Logikextraktion,ung der Transistorschaltung l??t sich zum einen die Anzahl der Knoten der Schaltung verringern, und zum anderen sind die zu verwendenden Modelle der Schaltungskomponenten sehr einfach. Diese beiden Vereinfachungen gestatten es, da? mit einem Logiksimulator auch gro?e Schaltungen simuliert werden k?nnen /2/.作者: neologism 時(shí)間: 2025-3-26 22:35
8樓作者: 門窗的側(cè)柱 時(shí)間: 2025-3-27 03:10
8樓作者: consolidate 時(shí)間: 2025-3-27 05:21
8樓作者: Torrid 時(shí)間: 2025-3-27 12:11
9樓作者: Foreknowledge 時(shí)間: 2025-3-27 15:08
9樓作者: Synchronism 時(shí)間: 2025-3-27 19:32
9樓作者: 極小量 時(shí)間: 2025-3-28 00:24
9樓作者: opportune 時(shí)間: 2025-3-28 03:26
10樓作者: 步兵 時(shí)間: 2025-3-28 06:54
10樓作者: critique 時(shí)間: 2025-3-28 14:07
10樓作者: 掃興 時(shí)間: 2025-3-28 16:30
10樓
